Interconexión de procesadores a una memoria compartida mediante una arquitectura de interconexión de sistema en chip WISHBONE
Mostra/ Apri
Data
2021-09-14Autore
Bernal Sáenz, Juan PabloDirettore
Viveros Moreno, Francisco FernandoGarcía Vargas, Luisa Fernanda
Viveros Moreno, Francisco Fernando
García Vargas, Luisa Fernanda
Publishers
Pontificia Universidad Javeriana
facoltà
Facultad de Ingeniería
programma
Ingeniería Electrónica
Titolo ottenuto
Ingeniero (a) Electrónico
Tipo
Tesis/Trabajo de grado - Monografía - Pregrado
Condividi questo record
Citación
Metadata
Mostra tutti i dati dell'item
Documenti PDF
Titolo inglese
Interconnection of processors to a shared memory using a WISHBONE System-on-Chip interconnect architectureSommario
Este trabajo de grado desarrolló una arquitectura de interconexión WISHBONE con
todos los bloques y señales necesarias para realizar la interconexión de 3 procesadores RISC-V independientes con una memoria compartida. Este sistema se implementó en hardware en una
FPGA DE2-115 y los resultados fueron visualizados por medio de un analizador de estados lógico.
Astratto
This degree work developed a WISHBONE interconnect architecture with all the necessary blocks and signals to interconnect 3 independent RISC-V processors with a shared memory. This system was implemented in hardware in a DE2-115 FPGA and the results were visualized by means of a logic state analyzer.
Tema
Ingeniería electrónica - Tesis y disertaciones académicasArquitectura de software
Sistemas expertos (Computadores)
Interconexiones (Circuitos integrados)
Google Analytics Statistics
Collections
- Ingeniería Electrónica [550]