

SISTEMA DE ADQUISICIÓN Y ALMACENAMIENTO PARA SEÑALES DE  
ULTRASONIDO

JUAN FRANCISCO JURADO PÁEZ

PONTIFICIA UNIVERSIDAD JAVERIANA

FACULTAD DE INGENIERÍA

INGENIERÍA ELECTRÓNICA

JULIO DEL 2016

BOGOTÁ

SISTEMA DE ADQUISICIÓN Y ALMACENAMIENTO PARA SEÑALES DE  
ULTRASONIDO

JUAN FRANCISCO JURADO PÁEZ

Trabajo de grado presentado como requisito para optar el título de Ingeniero electrónico.

Director

ING CAMILO A. OTÁLORA SÁNCHEZ, MSc.

PONTIFICIA UNIVERSIDAD JAVERIANA

FACULTAD DE INGENIERÍA

INGENIERÍA ELECTRÓNICA

JULIO DEL 2016

BOGOTÁ

PONTIFICIA UNIVERSIDAD JAVERIANA  
FACULTAD DE INGENIERÍA  
CARRERA DE INGENIERÍA ELECTRÓNICA

**RECTOR MAGNÍFICO**

P. JORGE HUMBERTO PELÁEZ PIEDRAHITA, S.J

**DECANO ACADÉMICO**

Ing. JORGE LUIS SÁNCHEZ TÉLLEZ

**DECANO DEL MEDIO UNIVERSITARIO**

DANIELA ANDREA VACA CORREA

**DIRECTOR DE CARRERA**

ALEJANDRA MARIA GONZALEZ CORREAL

**DIRECTOR DEL PROYECTO**

ING CAMILO A. OTÁLORA SÁNCHEZ, MSc.

**Artículo 23 de la resolución No 13 del 6 de julio de 1964:**

“La universidad no se hace responsable de los conceptos emitidos por sus alumnos en sus proyectos de grado.

Sólo velará porque no se publique nada contrario al dogma y la moral católica y porque no contenga ataques o polémicas puramente personales. Antes bien, que se vean en ellos el anhelo de buscar la verdad y la justicia”.

## AGRADECIMIENTOS

*Un sueño que tuvo un largo camino, un proceso detallado y fino, con momentos de felicidad y tristeza, momentos que me forjaron como persona, estudiante e ingeniero, ver el mundo más allá de números y ecuaciones es aprender a percibir el cosmos y las variables que rodea para solucionar un problema, al fin y al cabo esa es la esencia de un ingeniero.*

*Al inicio del camino existe una delgada línea entre el miedo y la expectativa, una delgada línea que junto a Dios, familia, amigos y seres queridos pude superar paso a paso y logro a logro, llegando hasta el día en que me siento a escribir estas líneas, que ya no son de código sino son palabras que expresan un sentimiento nostálgico de este largo viaje de aprendizaje y lleno de aventuras.*

*Gracias a mis padres porque día a día estuvieron conmigo dándome apoyo moral en cada caída y un gran abrazo y felicitaciones en cada logro alcanzado, son momentos únicos e indescriptibles que cada estudiante debe vivir durante su proceso de formación. Soy consciente que ahora empieza otra parte de mi vida, tengo una responsabilidad con Dios, con mis padres y conmigo mismo de alcanzar grandes logros en mi vida profesional, en sentirme realizado y darles a mis padres la satisfacción del deber cumplido.*

*A mi único y hermano menor, que aunque esté más alto que yo, siempre lo veré con ojos de niño, él ha sido un complemento para mí, una ayuda incondicional en cada situación difícil, así mismo como en situaciones de felicidad y armonía donde el con su carisma y buena actitud me ayuda a afrontar cada problema desde un punto de vista distinto, gracias por apoyarme siempre hermano.*

*A mi novia, una gran mujer y compañera, que con su incomparable forma de ser me ha podido brindar todo su apoyo y comprensión en esta última vuelta de carrera, donde entregué todo de mi para alcanzar grandes resultados, gracias a ese amor incondicional que recibo día a día por parte de ella que junto a la bendición de Dios hemos podido alcanzar logros y éxitos juntos. Gracias por estar a mi lado en esos momentos de frustración, desespero e incluso ánimo de derrota. Esas palabras de valor reconfortante me sirvieron para seguir adelante y continuar cumpliendo mis metas.*

*De antemano quiero darle mis infinitas gracias a mis profesores que he considerado los mejores en esta formación académica, a mi director Camilo Otálora porque a pesar de los percances siempre creyó en mí y en mi trabajo, a mis profesores cercanos como Daniel Jaramillo, Eduardo Gerlein, Rodrigo Escobar, Germán Yamhure, Julian Colorado, Jairo Hurtado y Carlos Páez quienes de una manera directa o indirecta lograron inculcar en mí bases teóricas y personales para afrontar problemas y darles solución, así mismo me forjaron carácter y personalidad, les agradezco de todo corazón su esfuerzo y dedicación, son excelentes profesores y siempre los recordaré por su gran labor, por su personalidad única y especial, por su modo de enseñar y por sus parciales.*

*A mis grandes amigos que tuve durante toda mi carrera, Santiago L, Juan José M, John B, Camilo J, Carolina H, los hermanos Ribero, mi gran y amado semillero de robótica Javex robotics y a todas las personas que estuvieron conmigo siempre apoyándome y dándome ánimo para continuar este proceso, los llevo en el corazón. Quiero darle gracias a mis compañeros de MdTx este último semestre, que fueron unos caballeros ayudándome en esos grandes proyectos, les deseo a todas las personas que me ayudaron muchos éxitos en la vida y solo me queda decirles gracias, infinitas gracias.*

*Juan Jurado – Algún día del mes de Junio*

*“No se equivoca el hombre que ensaya distintos caminos para alcanzar sus metas, se equivoca aquel que por temor a equivocarse no actúa” Anónimo.*

## TABLA DE CONTENIDO

<b>AGRADECIMIENTOS</b> .....	5
<b>TABLA DE CONTENIDO</b> .....	6
<b>ÍNDICE DE FIGURAS</b> .....	8
<b>GLOSARIO</b> .....	10
<b>INTRODUCCIÓN</b> .....	13
<b>MARCO TEÓRICO</b> .....	17
<b>SONIDO</b> .....	17
Presión sonora .....	17
<b>CODIFICACIÓN Y CUANTIZACIÓN</b> .....	17
Códigos unipolares .....	18
Códigos bipolares .....	21
<b>TEORÍA DE MUESTREO</b> .....	22
Amplificador con función de retención y muestreo (Sample and hold amplifier – SHA) .....	22
Criterio de Nyquist .....	24
<b>FILTROS</b> .....	27
Filtro Chebyshev .....	27
<b>OBJETIVO DEL PROYECTO</b> .....	28
<b>DESARROLLO</b> .....	29
<b>CARACTERIZACIÓN DE SEÑALES</b> .....	30
Sonido .....	30
Ondas de ultrasonido .....	30
<b>ESPECIFICACIONES DEL SISTEMA</b> .....	30
Rango dinámico .....	30
Ancho de banda .....	30
Consumo .....	30
<b>PRE AMPLIFICACIÓN Y AMPLIFICACIÓN</b> .....	31
Sensor ultrasonido .....	31
Amplificadores de carga .....	33
Selección de componentes para el amplificador .....	34
<b>FILTRO ANTIALIASING</b> .....	35
Selección de componentes (amplificadores y componentes pasivos) .....	39
<b>CONVERSOR ANÁLOGO DIGITAL</b> .....	41
Control de señales .....	43

<b>PROTOCOLO DE PRUEBAS</b> .....	45
<b>FILTRO ANTIALIASING Y ETAPA DE AMPLIFICACIÓN</b> .....	45
Medición con osciloscopio.....	45
Medición con DAQ NI 6366.....	45
<b>CONVERSOR ANÁLOGO DIGITAL</b> .....	46
Señales de control del conversor análogo a digital .....	46
Verificación de datos convertidos .....	47
<b>ANÁLISIS DE RESULTADOS</b> .....	47
<b>FILTRO ANTIALIASING Y ETAPA DE AMPLIFICACIÓN</b> .....	47
Medición con osciloscopio.....	47
Medición con DAQ NI 6366.....	48
<b>CONVERSOR ANÁLOGO DIGITAL</b> .....	51
Señales de control del conversor análogo a digital .....	51
Verificación de datos convertidos .....	<b>¡Error! Marcador no definido.</b>
<b>CONCLUSIONES Y RECOMENDACIONES</b> .....	55
<b>BIBLIOGRAFÍA</b> .....	56
<b>ANEXOS</b> .....	57
<b>CIRCUITO IMPRESO</b> .....	60

## ÍNDICE DE FIGURAS

Figura 1. UltraSoundGate 116Hm front view .....	14
Figura 2. UltraSoundGate 116Hm, back view .....	14
Figura 3. Principle of the UltraSoundGate 116Hm recording system.....	15
Figura 4. Especificaciones del modulo de Avisoft.....	<b>¡Error! Marcador no definido.</b>
Figura 5. Entradas y salidas de conversor análogo digita (ADC) y conversor digital análogo (DAC).....	17
Figura 6. Códigos binarios unipolares, 4 bits del convertidor.....	<b>¡Error! Marcador no definido.</b>
Figura 7. Función de Transferencia de Ideal unipolar de 3 bits DAC.....	20
Figura 8. Función de Transferencia de Ideal unipolar ADC de 3 bits.....	20
Figura 9. Códigos bipolares, de 4 bits del convertidor.....	<b>¡Error! Marcador no definido.</b>
Figura 10. Sistema de muestreo de datos .....	22
Figura 11. Input Frequency Limitations of Non-Sampling ADC (Encoder).....	23
Figura 12. Sample-and-Hold Function Required for Digitizing AC Signals .....	24
Figura 13. Aliasing in the Time Domain.....	25
Figura 14. Imagenes de frecuencia debido al aliasing.....	25
Figura 15. Respuesta de un filtro Chebyshev de orden par e impar.....	27
Figura 16. Diagrama de bloques implementado.....	29
Figura 17. Diagrama de bloques extendido a almacenamiento .....	29
Figura 18. Sensor de ultrasonido.....	31
Figura 19. Circuito simplificado de funcionamiento del sensor de ultrasonido.....	31
Figura 20. Especificaciones generales del sensor SERIES 600 .....	32
Figura 21. Diagrama de directividad y atenuación espacial.....	32
Figura 22. Especificaciones específicas del sensor SERIES 600.....	32
Figura 23. Circuito simplificado de amplificador de carga.....	34
Figura 24. Circuito preamplificador implementado .....	34
Figura 25. Simulación de la respuesta en frecuencia del amplificador. ....	35
Figura 26. Simulación del ruido en función de la frecuencia para el amplificador.....	35
Figura 27. Primera etapa del filtro 20kHz a 200kHz .....	36
Figura 28. Segunda etapa del filtro 20kHz a 200kHz .....	36
Figura 29. Simulación de magnitud y fase del diagrama de bode para el filtro 20kHz a 200kHz .....	37
Figura 30. Diagrama de retardo de grupo en función de la frecuencia. ....	37
Figura 31. Primera etapa del filtro 50kHz a 110kHz .....	38
Figura 32. Segunda etapa del filtro 50kHz a 110kHz .....	38
Figura 33. Simulación de magnitud y fase del diagrama de bode para el filtro 50kHz a 110kHz .....	38
Figura 34. Diagrama de retardo de grupo en función de la frecuencia. ....	39
Figura 35. Circuito del pre amplificador implementado .....	40
Figura 36. Circuito del filtro implementado.....	40
Figura 37. Simulación de pre amplificador y filtro implementado .....	40
Figura 38. Verificación del ancho de banda del filtro implementado .....	41
Figura 39. Simulación de ruido .....	41
Figura 40. Circuito funcional del conversor ADS8412.....	42
Figura 41. Circuito para referencia interna del ADS8412.....	43
Figura 42. Circuito de entrada al ADS8412 .....	43
Figura 43. Diagrama de tiempos calculado para el control del conversor. ....	44
Figura 44. Circuito de desfase de señales de control. ....	45
Figura 45. Configuración del software NI6366.....	46
Figura 46. Diagrama en bloques para la medición de los datos convertidos. ....	47



Figura 47. Magnitud de la respuesta del filtro.....	48
Figura 48. Fase del filtro en función del tiempo .....	48
Figura 49. Densidad de espectro de potencia .....	49
Figura 50. Histograma de la señal de salida del filtro. ....	49
Figura 51. Zoom del histograma para la señal de salida del filtro. ....	50
Figura 52. Densidad espectro de potencia con filtro digital.....	50
Figura 53. ENOB generador de funciones. ....	51
Figura 54. Diagrama de tiempos calculado .....	52
Figura 55. CLK vs CS' .....	52
Figura 56. CLK vs Delay .....	53
Figura 57. Delay vs CONVST'.....	53
Figura 58. CS' vs CONVST' .....	53
Figura 59. CONVST' vs Busy .....	54
Figura 60. CS' vs Busy .....	54

## GLOSARIO

A continuación se describen algunos términos que pueden aclarar la parte teórica al lector, así mismo se muestra el estudio realizado sobre los convertidores de señales analógicas a digital y digital a señales analógicas, exponiendo algunas de sus características y especificaciones dadas por los fabricantes para hacer más fácil y eficiente el diseño con este tipo de electrónica.

*Precisión absoluta:* El error en la precisión absoluta de un ADC en un código de salida dado, es la diferencia entre la salida y los voltajes de entrada analógicos teóricos requeridos para producir ese código. Dado que el código puede ser producido por cualquier tensión analógica en una banda finita, la "entrada necesaria para producir ese código" se define generalmente como el punto medio de voltaje que producirá ese código. Las fuentes de error incluyen ganancia de error, errores de entrada cero, errores de linealidad y ruido. Las medidas de precisión absolutas deben hacerse bajo un conjunto de condiciones estándar con fuentes y equipos aceptados internacionalmente.

*Tiempo de adquisición:* El tiempo de adquisición para un circuito de "simple & Hold" a una entrada paso, es el tiempo requerido a la salida en alcanzar su valor final, dentro de una banda específica de error. Se incluyen tiempo de retardo, el intervalo de giro, y tiempo de establecimiento para un cambio de voltaje a la salida.

*Relación de potencia de canal adyacente (ACPR):* La relación en dBc entre la potencia medida dentro de un canal con relación a su canal adyacente.

*Aliasing:* Una señal dentro de un ancho de banda  $f_a$  debe ser muestreada a una tasa de  $f_s > 2f_a$  con el fin de evitar la pérdida de información. Si  $f_s < 2f_a$ , un fenómeno llamado aliasing, inherente al espectro de la señal muestreada, causará una frecuencia igual a  $f_s - f_a$ , llamado un alias, y aparecerá en el ancho de banda de Nyquist, desde la frecuencia de DC a  $f_s / 2$ . Por ejemplo, si  $f_s = 4$  kSPS y  $f_a = 3$  kHz, aparecerán alias de 1 kHz. Tenga en cuenta que para  $f_a = 1$  kHz, un alias se producirá a 3 kHz. Puesto que el ruido también es alias, debido a esto, es esencial proporcionar un filtro pasa bajas (o pasa de banda) donde se filtre la señal antes de la etapa de muestreo para evitar que el ruido fuera de banda de la señal de entrada sea un alias en la banda de interés y pueda degradar el SNR (relación señal a ruido).

*Ancho de banda:* Para un ADC, es la frecuencia de la señal de entrada analógica en la que la potencia espectral de la frecuencia fundamental (como se determina por el análisis FFT) se reduce en 3 dB.

*Tiempo de apertura:* Es el tiempo de apertura en una muestra y retención de voltaje (sample) requerido para el conmutador interno en pasar de la posición cerrada (resistencia cero) a la posición completamente abierta (resistencia infinita).

*Tiempo de retardo de apertura:* En el periodo de "sample and hold", existe un punto de muestreo efectivo en el cual realizará un muestreo ideal. La diferencia entre esto es la apertura efectiva que se tiene en este punto. En un ADC, el tiempo de retardo de apertura se puede medir muestreando una señal que cruce por cero con un reloj de muestreo fijo. La fase del reloj de muestreo se ajusta hasta que la salida del ADC sea 100 ... 00.

*La apertura de Jitter:* Es la variación entre muestra y muestra en el punto de muestreo debido a la fluctuación de fase o jitter. El Jitter es expresado en valor rms y produce un voltaje rms de error correspondiente a la salida del "sample & hold". En un ADC este problema es causado por el ruido interno.

*Cero automatico:* Para lograr la estabilidad del cero en muchos convertidores, se proporciona durante cada ciclo de conversión un integrador lo cual permite a la circuitería compensar varios errores. El error de "drift"

en los convertidores es sustancialmente cero. Una función similar existe en muchos ADC sigma-delta de alta resolución.

*Ancho de banda, la resolución efectiva (ERB):* Algunos fabricantes de ADC's definen la frecuencia en la que el SINAD cae 3 dB y se conoce como resolución efectiva (ERB). Esto es lo mismo que la frecuencia a la que la ENOB cae ½ bit. Esta especificación es un término equivocado, sin embargo, el ancho de banda normalmente se asocia con la amplitud de la señal.

*Corriente de polarización:* Es la corriente DC requerida de la fuente para las entradas de muchos circuitos semiconductores. El voltaje asociado a esta fuente (dada por la resistencia de fuente) debe tener ciertas protecciones de ruido e interferencia entre circuitos cercanos, ya que si se realiza una medición debe existir una ruta de retorno para corrientes de polarización. Si no es así, esas corrientes tendrán el efecto de las capacidades parásitas, haciendo que la salida esté sin control o cercana al punto de saturación. Por lo tanto, cuando se amplifican voltajes en componentes como transformadores, termopares aislados, y circuitos de corriente alterna acoplada, debe haber una alta impedancia en la trayectoria de fuga de corriente continua de cada entrada común.

*Bus:* Un bus es un camino paralelo de señales binarias de información por lo general 4, 8, 16, 32, o 64 bits. Existen tres tipos comunes de información que normalmente se encuentran en los buses de datos, direcciones y señales de control. También se observan salidas de tres estados que son inactivo, alta y baja.

*Byte:* Un byte es una palabra digital binaria, por lo general de 8 bits de largo. Un byte es a menudo la parte más larga de la palabra que debe ser colocado en un bus de 8 bits en dos etapas. El byte que contiene el MSB es llamado el byte alto; que contiene el LSB se llama el byte bajo.

*Aislamiento de canal a canal:* En múltiples DACs, la proporción de la señal de entrada analógica de una referencia de un DAC que aparece en la salida de otro DAC, expresado logarítmicamente en dB.

*Transferencia de carga:* Es el principal componente de "sample & hold", es la pequeña carga transferida al condensador de almacenamiento a través de la capacitancia de conmutación. El paso de offset es directamente proporcional a la carga:

$$\text{Error de offset} = \text{Carga incremental/capacitancia} = \Delta Q / C.$$

Esto se puede reducir generando un buen acoplamiento al capacitor de retención de voltaje o "hold". Se puede disminuir el error incrementando el valor de la capacitancia, pero si se incrementa dicho valor es probable que el tiempo de adquisición baje.

*Ancho de código:* Esta es una cantidad fundamental para las especificaciones de un ADC. En un ADC en el que el transitorio del ruido de código es una fracción de un LSB, esto es definido como el rango de la entrada analógica en el que se producirá un código de salida digital definido. El valor nominal del ancho del código es el voltaje equivalente de al menos 1 bit significativo (LSB) del rango de full scale.

*Rango de modo común:* El rango de modo común es por lo general varía con la magnitud del rango de la magnitud de la señal de entrada, se determina como la suma del voltaje en modo diferencial y el voltaje en modo común

*Rechazo de modo común (CMR):* Es una medida del cambio en la tensión de salida cuando ambas entradas se cambian en la misma cantidad de corriente alterna y / o de tensión de corriente continua. Se expresa como CMR y este se especifica normalmente para un cambio de voltaje de modo común de rango completo (CMV), a una frecuencia dada, y un desbalance de impedancia de la fuente especificada.

*Voltaje de modo común (CMV)*: Es una cantidad de voltaje que aparece en modo común, tanto en la entrada como en los terminales de salida de un dispositivo diferencial, con respecto a su referencia de salida (por lo general "tierra").

## INTRODUCCIÓN

La evolución de la tecnología a lo largo del tiempo ha llevado a que se realicen diseños con mayor eficiencia, menor consumo y sobre todo una mayor eficacia al resolver un problema por medio de la tecnología. Equipos como computadoras, grabadoras de sonido-video y equipos de telecomunicaciones han tenido un gran desarrollo en los últimos sesenta años a nivel de “Hardware” y el modo de procesamiento de señales de interés generando una nueva técnica denominada “digitalización”, *“consiste en la transcripción de señales analógicas en señales digitales, con el propósito de facilitar su procesamiento (codificación, compresión, etcétera) y hacer la señal resultante (digital) más inmune al ruido y otras interferencias a las que son más sensibles las señales analógicas”*.

En aplicaciones de captura de sonido, un sistema de adquisición es de gran utilidad, ya que el sonido al ser un modo de comunicación y de percepción humana se ha requerido estudiarlos, bien sea de música, naturaleza, personas, entre otras ramas de investigación. Para poder estudiar a fondo un sonido, se puede usar herramientas computacionales que reciben señales digitales, por lo cual es de gran utilidad generar un sistema de adquisición que pueda convertir una señal analógica (en este caso ultrasonido) en una señal digital con ciertas características y propiedades de alto desempeño.

Un sistema de adquisición resuelve el modo de acceso a la información para un posible análisis futuro. Con la digitalización es posible llevar a un computador, memoria de almacenamiento u otro dispositivo una señal digital que corresponda a una señal previa analógica, generando facilidad de análisis y conclusiones sobre esta misma (la información se puede analizar en tiempo real con esta herramienta).

Realizar un sistema de adquisición para sonido proveniente de ondas de ultrasonido con alta inmunidad a ruido, grabación de alta calidad y baja distorsión es de gran importancia como herramienta para el estudio en ecología, no solo procesar la información en tiempo real sino guardarla en una memoria o en un dispositivo externo, además brinda la flexibilidad de procesamiento de datos y un rápido acceso a la información generando criterios de investigación como tasa de mortalidad, distribución de especies en un territorio, acumulación de depredadores, entre otros. En el mercado se puede encontrar sistemas de adquisición de ondas de ultrasonido que probablemente sirvan para la aplicación de captura y grabación de señales de ultrasonido, estos pueden llegar a ser costosos (el precio oscila entre 4600€ y 5700€ dependiendo de las especificaciones de desempeño), por lo tanto se quiere diseñar un equipo de buen desempeño para suplir necesidades específicas del país y producirlos en su totalidad y no depender de tecnología extranjera como se observa hoy en día en la mayoría de productos tecnológicos que consumimos.

En ecología existen diferentes modos de estudio animal, normalmente existen personas que se especializan en cómo realizar un estudio en particular, por ejemplo, el ecosistema, animales, patrones de clima, etcétera. Un gran problema que surge al momento del estudio, es la falta de equipos capaces de capturar señales y generar formatos compatibles con un ordenador o procesador, es decir que sean dispositivos adecuados para la captura y procesamiento de señales que por su naturaleza son analógicas. El problema radica en la captura de sonidos de aves en general, para el futuro análisis en el área de ecología. Métodos de salidas de campo y distribuciones de probabilidad para la estimación de posición, densidad, tasa de mortalidad pueden llegar a tener problemas de veracidad, lo que permite la posibilidad de ampliar el conocimiento hacia nuevas tecnologías.

La información analógica para el procesamiento y análisis de información es bastante difícil y demorada, muchos sistemas y dispositivos hoy día solo reciben señales digitales debido a que existe una mayor facilidad de acceso a la información y compatibilidad con otros equipos como computadoras, procesadores, etcétera. La parte digital generará facilidad de almacenamiento y análisis, motivo por el cual hoy día se hace bastante énfasis en el análisis de cualquier situación para encontrar desarrollos a toda índole. Para tener un

óptimo resultado del procesamiento de señales se requiere velocidad de respuesta, confiabilidad en los datos, entre otras variables importantes que las señales analógicas no tienen. Que por otro lado las señales digitales pueden llegar a tener con alto desempeño.

Los usuarios directos son personas que necesiten o quieran realizar estudios en ecología especialmente con animales que generen ondas de ultrasonido (aves) generando captura en tiempo real y almacenamiento para posteriormente realizar un análisis de datos.

Hoy en día existen componentes de conversión que brindan opciones de desempeño altas en bits efectivos y velocidad de muestreo, por lo general son componentes costosos y delicados a la hora de realizar un buen diseño, se escogió 16 bits – 2MSPS (dos millones de muestras por segundo) debido a que no era tan costoso y para la aplicación de ultrasonido era aceptable usar 16 bits de resolución. En el auge del diseño digital, empresas reconocidas de diseño como **Texas Instruments®**, **Analog devices®**, entre otras, han realizado diseños integrados con circuitos ADC (*analog to digital converter*), estos circuitos incorporados en procesadores o microcontroladores no logran tener la resolución y la velocidad que se requiere para la aplicación de detección y captura de señales de ultrasonido (en determinada arquitectura), por ende se escoge dicha velocidad de muestreo y la resolución máxima dada por el mercado.

Por otra parte, existen empresas que han realizado dispositivos para la adquisición de señales de ultrasonido para el estudio de animales aéreos específicamente, a continuación se mostrará una empresa de estas, ya que tiene enfocado su desarrollo electrónico en el trabajado de grado propuesto. **Avisoft®**, es una empresa alemana que se dedica a realizar el hardware y software para la investigación y comunicación acústica animal. **Avisoft®** en uno de sus productos tiene un sistema de adquisición portátil como se muestra en las figuras 1 y 2.



Figura 1<sup>1</sup>. UltraSoundGate 116Hm front view



Figura 2<sup>2</sup>. UltraSoundGate 116Hm, back view

<sup>1</sup> <http://www.avisoft.com/usg/usg116hm.htm>

<sup>2</sup> <http://www.avisoft.com/usg/usg116hm.htm>

El modelo 116Hm de la empresa **Avisoft®** tiene unas especificaciones bastante buenas de alto desempeño en la adquisición de ultrasonido. En la figura 4 se observa algunas especificaciones del diseño 116Hm.

El producto 116Hm tiene un conversor análogo digital de alta resolución (16 bits efectivos) en una topología sigma delta (útil para proporcionar alta velocidad y alta resolución), frecuencias de muestreo de hasta 1MSPS (un millón de muestras por segundo), ancho de banda entre 20 Hz y 460kHz, también, cuenta con distintos potenciómetros ajustables de ganancia y de sensibilidad a la entrada lo que suministra facilidad en acoplar tal diseño a cualquier tipo de aplicación que de ultrasonido se trate.




Figura 3<sup>3</sup>. Principle of the UltraSoundGate 116Hm recording system

Number of channels	1
ADC type	Delta-Sigma architecture with integrated adaptive anti-aliasing filter
Resolution	16 bit or 8 bit
Sample rates [kHz]	1000, 750, 666.6, 500, 400, 375, 333.3, 300, 250, 214, 200, 187.5, 166.6, 150, 125, 100, 75, 62.5, 50
Frequency response (-3dB, external input without mic)	20 Hz - 460 kHz
Acoustic monitor output	yes (adjustable 2 to 30-fold undersampling), adjustable volume
Overload indicator (red LED)	yes
Peak level meter (4 LEDs)	yes
Input sensitivity (max trim)	-43.2dBV = -41 dBu = 6.9 mVrms
Input sensitivity (min trim)	-3.2dBV = -1 dBu = 0.69 Vrms
Input sensitivity (max trim) discrete gain control option	-28.4 dBV = -26.2 dBu = 38.0 mVrms
Input sensitivity (min trim) discrete gain control option	1.6 dBV = 3.8 dBu = 1.2 Vrms
Gain adjustment potentiometer	40 dB continuous range (standard) or 30 dB range with 3 dB increments (optional)
Input impedance	50 kOhm
Analog input connector	female XLR-5 socket
Other inputs	external trigger input/output (TTL-compatible), one digital input (TTL-compatible), SYNC in/out
Computer interface	USB 2.0, isochronous high-speed mode
Physical USB connection	removeable A-type USB cable with a special high-quality LEMO connector
Maximum power supply current (drawn from the USB)	250 mA
Housing	very compact aluminum enclosure
Physical dimensions (W/H/D) in mm	58 x 22 x 160
Weight	200 g
Included software	Avisoft-RECORDER USGH for Windows
System requirements	PC with at least an Intel Atom at 1 GHz, running Windows Vista/7/8/8.1/10

Tabla 1<sup>4</sup>. Especificaciones del módulo de Avisoft 116Hm

En el caso de los productos fabricados por **Avisoft®** los resultados no afectan directamente al proyecto, los resultados obtenidos por el sistema de adquisición de **Avisoft®** será un punto de partida para generar el

<sup>3</sup> <http://www.avisoft.com/usg/usg116hm.htm>

<sup>4</sup> <http://www.avisoft.com/usg/usg116hm.htm>

proyecto con una serie de especificaciones similares a las citadas anteriormente, no se pretende competir con **Avisoft®**, se procura que el proyecto tenga especificaciones suficientemente buenas para la aplicación de captura de señales de ultrasonido con un costo mucho menor.

El trabajo descrito en este informe abarcará la teoría e implementación del acondicionamiento, adquisición y filtrado de señales de ultrasonido, así mismo se realizará un análisis de estos datos para generar criterios y resultados del sistema, este proyecto puede describirse en un objetivo general en diseñar e implementar un sistema de adquisición para ondas de ultrasonido en aire, generando objetivos específicos que lograrán que en general se cumpla los siguientes: diseñar el acondicionamiento y filtros para adquisición de señal con al menos 10 bits efectivos de resolución, diseñar e implementar un circuito de polarización para el sensor SENSComp'S SERIES 600, lograr frecuencias de muestreo en el convertidor análogo-digital hasta 2MSPS, integrar el sensor y el sistema de adquisición verificando su funcionamiento con una resolución de al menos 80dB de piso de ruido, garantizar que el dispositivo sea en su totalidad portátil, los anteriores objetivos específicos dan paso a cumplir el objetivo general. Sin embargo se puede extender los alcances al almacenamiento en algún dispositivo (memoria paralelo) con un formato compatible con un computador (PC) para hacer un análisis en banda base de los datos obtenidos generando conclusiones sobre dichas mediciones.



## MARCO TEÓRICO

En este capítulo se describirá el fundamento teórico en el cual el trabajo está basado, así mismo se explicarán algunas pruebas que los fabricantes recomiendan para cada uno de los circuitos que más adelante se implementarán.

### SONIDO

#### Presión sonora

“El nivel de presión sonora determina la intensidad del sonido que genera una presión sonora (es decir, del sonido que alcanza a una persona en un momento dado), se mide en decibelios (dB) y varía entre 0 dB umbral de audición y 120 dB umbral de dolor.

Para medir el nivel de presión sonora no se suele utilizar el pascal, por el amplio margen que hay entre la sonoridad más intensa y la más débil (entre 200 Pa y 20  $\mu$ Pa).

Normalmente se adopta una escala logarítmica y se utiliza como unidad el decibelio. Como el decibelio es adimensional y relativo, para medir valores absolutos se necesita especificar a qué unidades está referida. En el caso del nivel de presión sonora en aire se toma como referencia 20  $\mu$ Pa mientras que en agua se utiliza 1  $\mu$ Pa. Las siglas SPL hacen referencia al nivel de presión sonora en inglés sound pressure level.”<sup>5</sup>

$$L_p = 20 \log \left( \frac{P_1}{P_0} \right)$$

$P_1$  es la media cuadrática de la presión sonora instantánea

$P_0$  es la presión de referencia y se toma de referencia 20  $\mu$ Pa

### CODIFICACIÓN Y CUANTIZACIÓN

Un convertidor análogo digital convierte variables analógicas, que son principalmente del mundo que vivimos (mundo real), a variables digitales, utilizadas en procesamiento de información, transmisión de datos, sistemas de control, entre otras aplicaciones. A continuación se muestra un diagrama de entradas y salidas de un sistema de conversión análogo digital y digital análogo.




Figura 4. Entradas y salidas de conversor análogo digital (ADC) y conversor digital análogo (DAC)<sup>6</sup>

<sup>5</sup> Tomado de Wikipedia Enciclopedia libre (Referencia adjunta)

<sup>6</sup> Referencia [7]

Las variables de entrada analógicas al conversor análogo digital (ADC), que normalmente son en voltaje o corriente, son convertidas por medio del ADC, estas pueden ser de banda ancha o de banda estrecha y además antes de su digitalización puede ser sometidas a algún tipo de procesamiento como filtrado, amplificación, demodulación, linealización, etc.

La información de salida del conversor digital análogo (DAC) está representado por niveles de voltaje aleatoriamente referidos a un punto, en este caso y en la gran mayoría es la tierra del circuito a trabajar. Los números digitales utilizados para la representación de información son binario, en donde existen dos posibilidades de estado, el estado de prendido, que se puede representar por un valor alto de fuente o por un valor verdadero lógico y el estado de apagado, que puede estar representado por un valor bajo de voltaje (en la mayoría de los casos, la tierra del circuito) o un valor falso lógico.

Los datos digitalizados provenientes de una señal analógica son asignados a unos valores pre establecidos de cuantización, es decir que cada bit corresponde a un nivel. A continuación se muestra su respectiva asignación.

$$a_7a_6a_5a_4a_3a_2a_1a_0 = 10111001 \quad (1)$$

La ecuación (1) se compone de 8 bits, donde la primera posición de izquierda a derecha es llamada el bit más significativo (MSB) y el de la derecha (última) es llamado bit menos significativo (LSB). El significado de este código es desconocido, cada conversión debe estar planteada bajo un código de conversión, una vez conocido este código se podrá determinar con exactitud el significado de dicha conversión.

El código más conocido (excluyendo números en base 10) es la escala de números binarios (base 2). Los números binarios facilitan la representación de números enteros; es decir, en un código entero binario natural que tiene N bits, el LSB tiene un peso de  $2^0$  (por ejemplo 1), el siguiente bit tiene un peso de  $2^1$  (por ejemplo, 2), y así sucesivamente hasta el MSB, que tiene una peso de  $2^{N-1}$ , es decir,  $2^{N/2}$ .

El valor de un número binario se obtiene mediante la suma de los pesos de todos los bits no nulos. Cuando se realiza la suma de los bits, forman un número único que tiene cualquier valor de 0 a  $2^N-1$ .

### *Códigos unipolares*

En los sistemas de conversión de datos, el método de codificación debe estar relacionado con el rango de entrada analógica de un ADC o el rango de salida analógica de un DAC (puede ser rango o intervalo, depende las referencias de entrada). El caso más simple es cuando la entrada al ADC o la salida del DAC es siempre una tensión positiva. El código más popular para este tipo de señal es binario y se muestra en la Tabla 2 para un convertidor de 4 bits. Observese que hay 16 posibles niveles distintos, que van desde el código 0000, hasta el código 1111. Es importante señalar que el valor analógico representado por el código 1111 no es el valor asociado a escala completa (FS - full scale), pero si corresponde la valor de FS-1LSB (razón por el cual un convertidor de datos ideal, tiene un error intrínseco de  $\pm 1\text{LSB}$  en su código resultante. En la tabla 2 se proporciona el número en base diez que es equivalente a un número binario en base 2 según la relación de la escala completa que el conversor puede brindar (FS), así mismo, se dará un valor de voltaje asociado si se asume que el voltaje FS (voltaje de *full scale* es 10V).

BASE 10 NUMBER	SCALE	+10V FS	BINARY	GRAY
+15	+FS - 1LSB = +15/16 FS	9.375	1 1 1 1	1 0 0 0
+14	+7/8 FS	8.750	1 1 1 0	1 0 0 1
+13	+13/16 FS	8.125	1 1 0 1	1 0 1 1
+12	+3/4 FS	7.500	1 1 0 0	1 0 1 0
+11	+11/16 FS	6.875	1 0 1 1	1 1 1 0
+10	+5/8 FS	6.250	1 0 1 0	1 1 1 1
+9	+9/16 FS	5.625	1 0 0 1	1 1 0 1
+8	+1/2 FS	5.000	1 0 0 0	1 1 0 0
+7	+7/16 FS	4.375	0 1 1 1	0 1 0 0
+6	+3/8 FS	3.750	0 1 1 0	0 1 0 1
+5	+5/16 FS	3.125	0 1 0 1	0 1 1 1
+4	+1/4 FS	2.500	0 1 0 0	0 1 1 0
+3	+3/16 FS	1.875	0 0 1 1	0 0 1 0
+2	+1/8 FS	1.250	0 0 1 0	0 0 1 1
+1	1LSB = +1/16 FS	0.625	0 0 0 1	0 0 0 1
0	0	0.000	0 0 0 0	0 0 0 0

Tabla 2<sup>7</sup>. Códigos binarios unipolares, 4 bits del convertidor

La Figura 7 muestra la función de transferencia de un ADC ideal de 3 bits en codificación binaria a la entrada. Se puede observar que la salida analógica es cero para el código de entrada 000. A medida que aumenta el código digital de la entrada va aumentando la salida analógica por 1LSB (1/8 escala en este ejemplo) por código. El voltaje de salida más positivo es 7/8 FS, correspondiente a un valor de -1 FS LSB. El código de salida que es igual a 1/2FS se genera cuando el código de entrada digital es 100.

La función de transferencia de un ADC de 3 bits ideal se muestra en la Figura 8 Se puede observar en dicha figura que el ADC recibirá un valor de voltaje a la entrada analógica en la cual el ADC generará un código asociado a dicha entrada, el ADC va a tomar cada valor de voltaje en un rango de incertidumbre, es decir, el voltaje al ser continuo (naturalidad de señales analógicas) se encuentra en un intervalo de conversión, al error que se genera por convertir en un intervalo se le conoce como error o incertidumbre de cuantización e idealmente es igual a 1LSB.

<sup>7</sup> Referencia [7]




Figura 5<sup>8</sup>. Función de Transferencia de Ideal unipolar de 3 bits DAC




Figura 6<sup>9</sup>. Función de Transferencia de Ideal unipolar ADC de 3 bits

<sup>8</sup> Referencia [7]

<sup>9</sup> Referencia [7]

### Códigos bipolares

En gran cantidad de diseños en electrónica, es de gran importancia poder representar señales analógicas positivas y negativas en códigos binarios. Las técnicas más populares para lograr esto (hablando en términos de representación) son complemento en base dos y binario con offset. En la Tabla 3 se observa una comparación de estos códigos para un sistema de 4 bits. (Nota: Se tendrá el valor de FS de  $\pm 5V$ ).

Para el binario con offset, el valor correspondiente al cero de la señal, se asigna el código de 1000. La secuencia de códigos es idéntica a la de binario. La única diferencia entre un sistema binario directo y un binario con offset es el desplazamiento asociado con la señal analógica a media escala. El valor más negativo ( $-FE + 1 \text{ LSB}$ ) se le asigna el código de 0001, y el valor más positivo ( $+FS - 1 \text{ LSB}$ ) se asigna el código de 1111. Tenga en cuenta que con el fin de mantener la simetría perfecta en la escala media, el código de todos los ceros (0000) que representa la máxima escala negativa ( $-FE$ ) normalmente no se usa en el cálculo.

BASE 10 NUMBER	SCALE	$\pm 5V \text{ FS}$	OFFSET BINARY	TWOS COMP.	ONES COMP.	SIGN MAG.
+7	$+FS - 1\text{LSB} = +7/8 \text{ FS}$	+4.375	1 1 1 1	0 1 1 1	0 1 1 1	0 1 1 1
+6	$+3/4 \text{ FS}$	+3.750	1 1 1 0	0 1 1 0	0 1 1 0	0 1 1 0
+5	$+5/8 \text{ FS}$	+3.125	1 1 0 1	0 1 0 1	0 1 0 1	0 1 0 1
+4	$+1/2 \text{ FS}$	+2.500	1 1 0 0	0 1 0 0	0 1 0 0	0 1 0 0
+3	$+3/8 \text{ FS}$	+1.875	1 0 1 1	0 0 1 1	0 0 1 1	0 0 1 1
+2	$+1/4 \text{ FS}$	+1.250	1 0 1 0	0 0 1 0	0 0 1 0	0 0 1 0
+1	$+1/8 \text{ FS}$	+0.625	1 0 0 1	0 0 0 1	0 0 0 1	0 0 0 1
0	0	0.000	1 0 0 0	0 0 0 0	*0 0 0 0	*1 0 0 0
-1	$-1/8 \text{ FS}$	-0.625	0 1 1 1	1 1 1 1	1 1 1 0	1 0 0 1
-2	$-1/4 \text{ FS}$	-1.250	0 1 1 0	1 1 1 0	1 1 0 1	1 0 1 0
-3	$-3/8 \text{ FS}$	-1.875	0 1 0 1	1 1 0 1	1 1 0 0	1 0 1 1
-4	$-1/2 \text{ FS}$	-2.500	0 1 0 0	1 1 0 0	1 0 1 1	1 1 0 0
-5	$-5/8 \text{ FS}$	-3.125	0 0 1 1	1 0 1 1	1 0 1 0	1 1 0 1
-6	$-3/4 \text{ FS}$	-3.750	0 0 1 0	1 0 1 0	1 0 0 1	1 1 1 0
-7	$-FS + 1\text{LSB} = -7/8 \text{ FS}$	-4.375	0 0 0 1	1 0 0 1	1 0 0 0	1 1 1 1
-8	$-FS$	-5.000	0 0 0 0	1 0 0 0		

<p>NOT NORMALLY USED IN COMPUTATIONS (SEE TEXT)</p>	*	0+	0 0 0 0	0 0 0 0
		0-	1 1 1 1	1 0 0 0

Tabla 3<sup>10</sup>. Códigos bipolares, de 4 bits del convertidor

<sup>10</sup> Referencia [7]

## TEORÍA DE MUESTREO

A continuación se explicará los fundamentos teóricos del muestreo. Se presenta un diagrama de bloques de un sistema de adquisición con una técnica de muestreo típica en la Figura 10. Antes de realizar una conversión de señal analógica a digital, la señal analógica normalmente pasa a través de algún circuito de acondicionamiento, esto con el fin de amplificar, filtrar, atenuar, entre otras características. En la parte de filtrado se requiere un filtro pasa bajos o pasa banda, con el fin de evitar señales no deseadas en otras frecuencias y mitigar el efecto de aliasing cuando se inicia la conversión.

El diagrama de bloques mostrado en la Figura 10 es un sistema de medición de datos continuo, es decir, el ADC genera un muestreo continuo a una velocidad igual a  $f_s$  (frecuencia de muestreo). Con el fin de mantener el funcionamiento y toma de datos en tiempo real, el DSP (digital signal processor) debe realizar todo el cálculo requerido dentro del intervalo de muestreo,  $1 / f_s$ , y presentar una muestra de salida al bloque del DAC antes de la llegada de la siguiente muestra de ADC.




Figura 7<sup>11</sup>. Sistema de muestreo de datos

En el diagrama de la figura 10, el uso del DSP es únicamente para dar el acceso a los datos hacia el DAC, sin embargo existen muchas aplicaciones en las que no se requiere convertir de nuevo a una señal análoga, para este proyecto no se necesitará como aplicación final (se podría usar un DAC exclusivamente para analizar la señal de salida y realizar la toma de datos correspondiente).

Existen dos conceptos importantes cuando se habla sobre conversión analógica a digital y digital hacia analógica y son el tiempo discreto en las que se toma una muestra (tiempo de muestreo) y la resolución finita debido a la cuantización.

### *Amplificador con función de retención y muestreo (Sample and hold amplifier – SHA)*

En la Figura 10 se asume que existe algún tipo de señal AC de entrada, debe tenerse en cuenta que la frecuencia con la que esta ingresa al sistema de adquisición es una frecuencia que de no serlo y fuese un nivel DC, existiría sólo un código digital resultante.

En la actualidad existen circuitos ADC's que tienen incorporado una función de muestreo y retención, por lo que les permite procesar distintas señales alternas. Sin embargo muchos ADC's en sus inicios como la referencia AD574 de Analog and Devices, no eran de la clase de muestreo, sino simplemente codificadores

<sup>11</sup> Referencia [7]

como se observa en la Figura 11. Si la señal de entrada a un ADC con topología SAR (en páginas posteriores se explicará el funcionamiento), suponiendo que no hay función SHA, llegasen a existir cambios en más de 1 LSB durante el tiempo de conversión ( $8\mu s$  en el ejemplo), los datos de salida puede tener grandes errores, dependiendo de la ubicación del código. La mayoría de las arquitecturas de ADC están sujetos a este tipo de error, unos más, otros menos, con la posible excepción de los convertidores tipo flash que carecen de comparadores.




Figura 8<sup>12</sup>. Input Frequency Limitations of Non-Sampling ADC (Encoder)

Suponiendo que se ingresa al sistema de adquisición una señal sinusoidal con una amplitud de escala completa  $q \left( \frac{2^N}{2} \right)$ , donde  $q$  es el peso de 1LSB.

$$v(t) = q \left( \frac{2^N}{2} \right) \sin(2\pi f t)$$

Aplicando la derivada se obtiene:

$$\frac{dv}{dt} = q 2\pi f \left( \frac{2^N}{2} \right) \cos(2\pi f t)$$

Posteriormente se calcula donde será el valor máximo y resolver para  $f$ .

$$\left. \frac{dv}{dt} \right|_{MAX} = q 2\pi f \left( \frac{2^N}{2} \right)$$

$$f = \frac{\left( \left. \frac{dv}{dt} \right|_{MAX} \right)}{q\pi 2^N}$$

<sup>12</sup> Referencia [7]

Si  $N=12$  y 1LSB cambia durante la conversión en un  $dt=8\mu s$ , entonces la frecuencia máxima en la que se puede muestrear sin generar ningún error sería:

$$f_{MAX} = 9.7 \text{ Hz}$$

Esto implica que cualquier frecuencia de entrada mayor que 9.7 Hz está sujeto a errores de conversión, a pesar de una frecuencia de muestreo de 100 kSPS.

Para procesar las señales AC se debe añadir una función de retención y muestreo (sampling and hold) como se observa en la Figura 12. El SHA ideal es simplemente un interruptor que controla la conducción de un condensador que actuará como retenedor de voltaje, seguido de un circuito con alta impedancia de entrada, dicha impedancia debe ser tan grande que se asegure que no se descargue el condensador en menos de 1LSB durante el periodo de "hold".

El bloque de "sample and hold" mantiene constante la señal durante un pequeño tiempo de espera, el conversor realiza la conversión durante dicho tiempo, lo que significa que gracias a SHA (Sample and hold) se puede muestrear señales de alta frecuencia, esta frecuencia será limitada por la abertura del bloque de SHA, distorsión, ancho de banda, entre otros.




Figura 9<sup>13</sup>. Sample-and-Hold Function Required for Digitizing AC Signals

### Criterio de Nyquist

Suponiendo que se tiene una señal analógica continua y esta se muestrea a intervalos discretos,  $TS = 1 / f_s$ , dicha frecuencia de muestreo debe ser elegida de tal manera que se pueda asegurar una representación exacta de la señal analógica original. Es evidente que cuantas más muestras tomadas (tasas de muestreo más altas), más precisa será la representación digital, pero si se toman menos muestras (menores tasas de muestreo), se llega a un punto en que realmente se pierde la información crítica acerca de la señal. La base teórica está fundamentada por Harry Nyquist de Bell Telephone Laboratories en dos artículos clásicos publicados en 1924 y 1928, respectivamente.

<sup>13</sup> Referencia [7]



En pocas palabras, el criterio de Nyquist habla sobre el requerimiento sobre la frecuencia de muestreo, esta tiene que ser al menos el doble de la frecuencia más alta contenida en la señal, o la información de la señal se perderá.

Si la frecuencia de muestreo es inferior a dos veces la frecuencia máxima de la señal analógica, ocurrirá un fenómeno llamado aliasing.

Para comprender la importancia y las implicaciones del efecto del aliasing, se asumirá que existe una señal sinusoidal pura (una sola frecuencia - tono puro) en el dominio del tiempo como se muestra en la Figura 13. En este ejemplo, la frecuencia de muestreo  $f_s$  no es al menos  $2f_a$ , por lo tanto los criterios de Nyquist son violados. Se observa que debido al aliasing se produce una señal de una frecuencia mucho menor o igual a  $f_s - f_a$ .

A continuación se muestra la gráfica en el dominio de la frecuencia correspondiente a la gráfica anterior como se observa en la Figura 14. Consideremos ahora el caso de una sola onda con frecuencia  $f_a$  y es muestreada a una frecuencia  $f_s$ , ver Figura 14. También se supone que  $f_s > 2f_a$  (criterio de Nyquist) como se muestra. La salida será una imagen de la señal original cada múltiplo de  $f_s$ , es decir a frecuencias iguales a  $|\pm Kf_s \pm f_a|$ ,  $K = 1, 2, 3, 4, \dots$




Figura 10<sup>14</sup>. Aliasing in the Time Domain




Figura 11<sup>15</sup>. Imágenes de frecuencia debido al aliasing

<sup>14</sup> Referencia [7]

<sup>15</sup> Referencia [7]

El ancho de banda de Nyquist se define como el espectro de frecuencia desde frecuencia cero (nivel DC) hasta la frecuencia de muestreo dividido en 2,  $f_s/2$ . El espectro de frecuencias se divide en un número infinito de zonas de Nyquist, cada uno con una anchura igual a  $0.5f_s$  como se muestra.

Consideremos ahora el caso de una señal que está fuera de la primera zona de Nyquist (Figura 14). La frecuencia de la señal es ligeramente menor que la frecuencia de muestreo, que corresponde a la condición mostrada en la representación de dominio de tiempo en la Figura 14. Tenga en cuenta que a pesar de que la señal está fuera de la primera zona de Nyquist, su imagen (o alias),  $f_s - f_a$ , caen en el interior.

Volviendo a la figura 14, es evidente que si una señal no deseada aparece en cualquiera de las frecuencias de imagen de  $f_a$ , también se producirá en  $f_a$ , produciendo con ello una componente de frecuencia en la primera zona de Nyquist.

## FILTROS

A continuación se dará una breve descripción del filtro Chebyshev y algunas diferencias con uno Butterworth, se quiso generar esta comparación para conocer exactamente cuál de las dos diferencias puede favorecer al proyecto en un buen diseño e implementación.

### *Filtro Chebyshev*

Los filtros de tipo Chebyshev fueron nombrados de tal manera debido a que la función que describe la respuesta de este tipo de filtro usa los polinomios de Chebyshev para generar aproximaciones ortogonales usadas en aproximaciones de interpolación polinómica. En cuanto al filtro Chebyshev se puede lograr una caída más pronunciada en frecuencias bajas debido a que permite algún tipo de rizado en alguna de sus bandas (paso o rechazo), a diferencia que los filtros de tipo Butterworth donde los polos se ubican sobre una circunferencia mientras que los polos de un filtro tipo Chebyshev se ubican sobre una elipse lo que genera que los ceros se encuentren sobre el eje imaginario.

Como se mencionaba anteriormente, los filtros Chebyshev pueden tener atenuación en alguna de las dos bandas, banda de paso o banda de rechazo, es de ese modo en que se clasifican los filtros en tipo I y tipo II. Los filtros de tipo I carecen de riple en la banda de paso y los filtros de tipo II carecen de riple en la banda de rechazo.


$$|H(\vartheta)|^2 = \frac{1}{1 + \epsilon^2 T_N^2\left(\frac{\vartheta}{\vartheta_c}\right)}$$

Para  $\epsilon$  que está comprendido entre 0 y 1 respectivamente. En la anterior ecuación, N es el orden del filtro,  $\vartheta$  es la frecuencia analógica y de corte.

Para los filtros de tipo II se presenta una ecuación similar.

$$|H(\vartheta)|^2 = \frac{1}{1 + \epsilon^2 \frac{T_N^2\left(\frac{\vartheta_s}{\vartheta_c}\right)}{T_N^2\left(\frac{\vartheta}{\vartheta}\right)}}$$

Para  $\epsilon$  que está comprendido entre 0 y 1 respectivamente. A continuación se muestra la respuesta de un filtro Chebyshev de orden par e impar. El orden del filtro es asociado a la cantidad de oscilaciones que puede presentar en alguna de las bandas (rechazo o paso).



*Figura 12. Respuesta de un filtro Chebyshev de orden par e impar.*

## OBJETIVO DEL PROYECTO

El objetivo general del trabajo de grado llamado “*Sistema de adquisición y almacenamiento para señales de ultrasonido*” es “*Diseñar e implementar un sistema de adquisición para ondas de ultrasonido en aire*”, el desarrollo del trabajo de grado fue orientado a realizar el “hardware” de digitalización y conversión de una señal análoga (ultrasonido), además de los circuitos de acondicionamiento de señal (amplificadores, filtros, etc) con unas buenas especificaciones de desempeño como ancho de banda, bits efectivos, inmunidad a ruido, consumo y tamaño.

Para comprobar el cumplimiento de este objetivo general se ve reflejado en cada una de las pruebas realizadas al circuito del conversor y amplificador, así mismo la verificación de datos por medio del software LabView-Signal Express.

Se diseñaron y fabricaron tres circuitos impresos que corresponden al pre amplificador y amplificador, filtro antialiasing y el sistema de conversión usando el ADS8412 (Conversor análogo a digital de alto desempeño), los anteriores circuitos fueron sometidos a un protocolo de pruebas para generar resultados del cumplimiento de las especificaciones necesarias para su adecuado funcionamiento.

Por medio de una serie de objetivos específicos se limitó el alcance final del trabajo propuesto, el primer objetivo es “*Diseñar el acondicionamiento y filtros para adquisición de señal con al menos 10 bits efectivos de resolución*”, dicho objetivo corresponde al diseño, implementación y verificación del circuito de pre amplificación y amplificador, conversor análogo a digital y el filtro antialiasing con un rango dinámico de 10 bits efectivos de resolución.

Por otra parte el segundo objetivo es “*Diseñar e implementar un circuito de polarización para el sensor SENSComp'S SERIES 600*”, dicho objetivo refiere al diseño e implementación en hardware del pre amplificador diseñado para el sensor Series 600 de Senscomp para adquisición de señales de ultrasonido, corresponde a la tarjeta de pre amplificador citada anteriormente de igual forma con un medición de especificaciones de rango dinámico y amplificación.

Como un tercer objetivo es “*Lograr frecuencias de muestreo en el conversor análogo-digital hasta 2MSPS*”, la descripción de este objetivo específico refiere a realizar el funcionamiento adecuado del ADS8412 ya que este dispositivo funciona hasta 2Mhz, por lo cual, se quiere tener la mayor eficiencia de este dispositivo generando muestras de 2MSPS, para ello se requiere que el circuito de control del conversor cuente con características precisas en cuanto a tiempos, ya que no se permite retardo o “delay”, ya que será secuencial y sin ningún tiempo muerto entre muestra y muestra.

Siguiendo el proceso de diseño, se realizó un cuarto objetivo específico que es “*Integrar el sensor y el sistema de adquisición verificando su funcionamiento con una resolución de al menos 80dB de piso de ruido*”, este consiste en unir el pre amplificador, el amplificador y el conversor para verificar el funcionamiento del sistema en su totalidad.

Debido a que el circuito será aplicado para el estudio de aves que generan ultrasonido, se requiere que este sistema se encuentre en la selva o bosques de hábitat para estas especies, lo que obliga que sea portátil, surge entonces el objetivo específico “*Garantizar que el dispositivo sea en su totalidad portátil*”, para esto se deberá garantizar que el consumo sea bajo por medio de distintas pruebas de consumo y contrastándolas con baterías comerciales.

Como se habló anteriormente, el sistema tiene que ser portátil en su totalidad y por ende se deberá almacenar los datos en algún dispositivo para posteriormente hacer un análisis en un ordenador. Por esto se realizó un estudio dedicado al almacenamiento en memorias paralelo CompactFlash de la marca Sandisk, pero no se

implementó por razones de complejidad de hardware y procesamiento, estas explicaciones se encontrarán más adelante.

## DESARROLLO

En este capítulo se describirá el proceso de diseño e implementación usado para el desarrollo del trabajo de sistema de adquisición y almacenamiento para señales de ultrasonido. Se realizará un estudio desde “bajo nivel” (propiedades físicas de la onda, funcionamiento de los sistemas principales, limitaciones y especificaciones que se requerirán en el diseño a nivel de hardware y una interconexión de cada uno de estos pasos).

En la figura 16 se presenta un diagrama de bloques general de todo el sistema de adquisición; las señales de interconexión no se muestra en dicho diagrama y serán mostradas en el desarrollo de cada bloque.




Figura 13. Diagrama de bloques implementado

El anterior diagrama de bloques fue el que se implementó para el desarrollo del trabajo propuesto, sin embargo se realizaron pruebas para realizar el almacenamiento en una memoria RAM de forma secuencial, obteniendo el diagrama de bloques de la figura 17. Este último diagrama no se realizó en su totalidad, sin embargo muestra un modelo general de los bloques y su interconexión con los demás bloques del sistema.




Figura 14. Diagrama de bloques extendido a almacenamiento

## CARACTERIZACIÓN DE SEÑALES

En este capítulo se dará una breve descripción de señales analógicas y/o digitales que se usarán en la implementación del sistema de adquisición, esto con el fin de conocer la naturaleza de las señales que serán procesadas en el circuito.

### *Sonido*

El proyecto está destinado para trabajar con señales de ultrasonido, que físicamente tienen las mismas propiedades del sonido audible. El sonido consiste en una propagación de ondas de presión en aire que son percibidas por el oído humano y posteriormente procesadas por el cerebro.

La propagación del sonido involucra transporte de energía sin transporte de materia, en forma de ondas mecánicas que se propagan a través de un medio elástico sólido, líquido o gaseoso. Entre los más comunes se encuentran el aire y el agua. No se propagan en el vacío, al contrario que las ondas electromagnéticas. Si las vibraciones se producen en la misma dirección en la que se propaga el sonido, se trata de una onda longitudinal y si las vibraciones son perpendiculares a la dirección de propagación es una onda transversal.

### *Ondas de ultrasonido*

El ultrasonido son ondas acústicas que se encuentran en frecuencias por encima del umbral de audición de los seres humanos (que es de alrededor de 20kHz). De acuerdo a la aplicación de adquirir señales de ultrasonido se conoce que el ancho de banda de las ondas de ultrasonido puede estar desde aproximadamente 20kHz hasta 200kHz, sin embargo existen señales de animales a frecuencia audible que se puede escuchar.

El nivel de voltaje que se recibirá en el sensor se discutirá más adelante cuando se realice el análisis y diseño del sensor SENSComp SERIES 600.

## ESPECIFICACIONES DEL SISTEMA

Para empezar el proceso de diseño de todos los “módulos” que componen el sistema en general, se deberá definir una serie de especificaciones que el sistema deberá cumplir y así verificar que el funcionamiento es el correcto.

A continuación se expondrán algunas especificaciones básicas que el sistema deberá tener para su funcionamiento correcto y que sea útil para la aplicación.

### *Rango dinámico*

El rango dinámico del sistema será de 70dB que representa un valor cercano a 10 bits efectivos que para ello se debe asegurar que cada bloque del sistema tenga el rango dinámico suficiente para poder asegurar dicho valor.

### *Ancho de banda*

El ancho de banda del sistema se debe limitar al ancho de banda de la señal de ultrasonido a medir es decir entre 20kHz y 200kHz. Sin embargo para los filtros antialiasing se requieren realizar pasabanda, con el fin de trabajar en el ancho de banda de interés (rango de ultrasonido) y tener en cuenta el error de trabajar a otras frecuencias de muestreo para evitar el aliasing.

### *Consumo*

El sistema deberá ser portátil o diseñado de forma que su consumo pueda ser tan pequeño para tenerlo por lo menos por un día encendido en su consumo promedio máximo.

## PRE AMPLIFICACIÓN Y AMPLIFICACIÓN

A continuación se expondrá el desarrollo del circuito de pre amplificador y amplificador para el sensor SERIES 600 de SENSComp. Se debe tener en cuenta que para el desarrollo de este módulo, el ancho de banda, la distorsión y demás especificaciones de desempeño se deben seguir manteniendo.

### *Sensor ultrasonido*

El sensor de ultrasonido a trabajar es el sensor SERIES 600 de la empresa SENSComp® que se muestra en la figura 18, este sensor es electrostático, es decir, cuando las ondas de sonido generan presión sobre el transductor, este genera un movimiento del diafragma lo cual provoca que las placas del condensador asociado cambie, obteniendo que la capacidad varíe de forma lineal (primera aproximación). El cambio de la capacidad implica una variación del voltaje entre las placas del condensador, como se muestra en la figura 19.



Figura 15<sup>16</sup>. Sensor de ultrasonido




Figura 16. Circuito simplificado de funcionamiento del sensor de ultrasonido

El sensor de ultrasonido tiene las siguientes especificaciones.

<sup>16</sup> Referencia [7]

50 kHz Electrostatic Ultrasonic Sensor  
 Beam Angle of 15° at -6 dB  
 Ranges from 6" to 35'  
 Excellent Receive Sensitivity  
 Better Suited for Harsh Environments  
 Stainless Steel Housing, Perforated Protective Cover.  
 Specifically Intended for Operation in Air at Ultrasonic Frequencies

Figura 17<sup>17</sup>. Especificaciones generales del sensor SERIES 600




Figura 18. Diagrama de directividad y atenuación espacial.

**Specifications**

**Usable Frequency Range**

**Transmitting** ..... See Graph  
**Receiving** ..... See Graph

**Beam Pattern** ..... See Graph  
 Typical: 15° at -6dB

**Transmitting Sensitivity** ..... 110 dB min  
 at 50.0 kHz; 0dB re 20 µPa at 1 meter  
 (300 VAC<sub>PP</sub>; 150 VDC bias)

**Receiving Sensitivity** ..... -42 dB min  
 at 50.0 kHz; 0dB = 1 volt/Pa  
 (150 VDC bias)

**Distance Range** ..... 0.15 to 10.7 M  
 (0.5 to 35 feet)

**Resolution** (± 1% over entire range) ..... ± 3mm to 3m  
 (± 0.12 to 10 ft)

**Weight** ..... 8.2 gm (0.29 oz)

**Suggested DC Bias Voltage** ..... 200V  
**Suggested AC Driving Voltage** ..... 200V peak  
**Combined Voltage** ..... 400V max  
**Capacitance** at 1 kHz (typical) ..... 400–500 pf  
 (at 150 VDC bias)  
**Operating Temperature** ..... -40 to +85° C  
 (-40 to 185° F)  
**Storage Temperature** ..... -40 to 120° C  
 (-40 to 250° F)  
**Relative Humidity** (non-condensing) ..... 5% - 95%  
**Dimension**  
**Thickness** ..... 0.46 inch  
**Diameter** ..... 1.69 inch  
**Standard Finish**  
**Foil** ..... Gold  
**Housing** ..... 304 Stainless Steel

**Notes:**

[1] Lines which may occasionally appear in foil have no effect on product functionality or performance.

[2] Variations in die depth may result in minor variations of tolerances.

Figura 19. Especificaciones específicas del sensor SERIES 600

De acuerdo al análisis realizado anteriormente se trabajará con una medida de presión de sonido de 100dB. Según la Figura 22 se puede evidenciar que el transductor de ultrasonido tiene una sensibilidad mínima de -42dB trabajando a una frecuencia de 50kHz con una conversión de 0dB = 1V/Pa. El objetivo principal de conocer la señal que recibe el transductor para determinar el voltaje que tendrá a la salida y poder encontrar parámetros de amplificación.

Se conoce que el nivel de presión sonora es:

<sup>17</sup> Datos tomados por el fabricante



$$L_p = 20 \log_{10} \left( \frac{P_1}{P_0} \right)$$

$L_p$ , nivel de presión.

$P_1$ , presión instantánea (presión que recibe el transductor).

$P_0$ , presión de referencia (20uPa).

$$100dB = 20 \log_{10} \left( \frac{P_1}{20uPa} \right)$$

$$\therefore P_1 = 2 Pa$$

Según las especificaciones del generador de ondas de ultrasonido a un metro de distancia asegura que tiene 2 Pa de presión.

La ganancia del transductor es -42dB.

$$\therefore 10^{\frac{-42}{20}} = 6,31 mV$$

Ahora realizando una regla de tres para encontrar el voltaje que representa la presión recibida.

$$\therefore V_{transductor} = \frac{Presion\ al\ sensor * 6,31 \frac{mV}{Pa}}{1 Pa}$$

$$V_{transductor} = \frac{2 * 6,31 \frac{mV}{Pa}}{1 Pa}$$

$$V_{transductor} = 12.62 mV$$

Si la señal tiene 100dB de presión sonora, el transductor tendrá un voltaje asociado aproximado del orden de mV (puede ser más o menos de 12,62mV), sin embargo se realizará un amplificación para tener una ganancia tal que el ADC maneje la entrada (valor cercano a  $\pm 4V$ ).

El transductor se excita con un valor DC aproximado de 150V a 200V (requiere convertidor DC-DC).

### *Amplificadores de carga*

Se requiere que el ancho de banda del amplificador sea de 200kHz como mínimo, ya que el ancho de banda de señales de ultrasonido es de 20kHz a 200kHz.

A la entrada del conversor se debe asegurar alrededor de 4V, el transductor podrá entregar señales con amplitud aproximado de 12mV por lo tanto se requiere tener una ganancia aproximadamente de 300 o 400 como mínimo, sin embargo se puede realizar una etapa de pre amplificación.

Un amplificador de carga es un circuito en donde la impedancia de entrada es un condensador lo cual genera una alta impedancia a “baja” frecuencia. La principal función de estos amplificadores es entregar un voltaje con impedancia de salida baja, que el voltaje de salida sea proporcional a la carga de entrada.

A continuación se muestra un modelo bastante ideal de un amplificador de carga.




Figura 20. Circuito simplificado de amplificador de carga.

El principio básico es transferir carga desde el sensor a un condensador conocido  $C_o$ . Los amplificadores completamente diferenciales son bastante usados ya que tienen alta inmunidad perturbaciones de modo común. Los amplificadores FD (Full differential) se pueden conectar directamente al convertor debido a que tienen salida diferencial.

Las topologías que pueden ser usadas con los amplificadores FD son solo de tipo inversor.

En la figura 23 se modela el sensor como una fuente de corriente denominada  $q$  y el condensador asociado al sensor denominado  $C_s$ , este circuito es equivalente al sensor a trabajar.

#### Selección de componentes para el amplificador

Para diseñar el circuito amplificador, se realizó la búsqueda de un amplificador que fuese de bajo ruido para que se pueda distinguir la señal proporcionada por el sensor, se escogió el amplificador OPA27, el cual tiene un bajo ruido aproximado de  $4.5nV/\sqrt{Hz}$  máximo, tiene una atenuación de 100dB mínimo en modo común y 94dB mínimo para rechazo a fuentes.

Para comprobar el funcionamiento de los cálculos realizados anteriormente, se realizó la simulación en el software de TINA por medio del modelo SPICE del OPA27.




Figura 21. Circuito preamplificador implementado





Figura 22. Simulación de la respuesta en frecuencia del amplificador.



Figura

23. Simulación de la integral de ruido en función de la frecuencia para el amplificador

## FILTRO ANTIALIASING

El propósito del filtro antialiasing es eliminar “toda” presencia de componentes de frecuencias, antes del muestreo de las frecuencias superiores a  $f_s/2$ . La explicación teórica de la necesidad de tal filtrado viene dada por el teorema de muestreo de Nyquist-Shannon.

El diseño del filtro debe cumplir que para la  $f_s/2$  ( $f_s$ , frecuencia de muestreo) el filtro deberá atenuar lo suficiente para que existan 10 bits de rango dinámico, esto se realiza por medio del orden del filtro y la baja THD (distorsión armónica total) en el circuito (en este caso el filtro) que se diseñará. La atenuación deberá ser alrededor de 80 dB en la banda de paso (frecuencias de interés), el ancho de banda del filtro será de 180kHz (banda de paso 20kHz y banda de atenuación 200kHz), las fuentes de polarización deberá ser entre 5V-0V (sólo una fuente), el consumo por parte de cada amplificador debe ser bajo.

En cuanto al tamaño del orden puede llegar a ser perjudicial por problemas de estabilidad, sin embargo se deberá escoger un orden 8 o 10 de forma que cumpla con la atenuación en la frecuencia  $f_s/2$ .

En el caso de la aplicación tenemos que el ancho de banda es 180kHz por lo tanto la frecuencia de muestreo es igual o mayor (peor caso) a  $2BW=360kHz$ .

Según las especificaciones generales del sistema, se quiere que exista un rango dinámico de al menos 10 bits efectivos, motivo por el cual se deberá escoger de manera correcta los componentes que tengan el nivel de ruido más bajo y obtener un rango dinámico alto por parte de cada uno de estos.

Para el diseño del filtro, figuras 27 y 28, se usó el software de Texas Instruments FilterPro con algunos parámetros de diseño, se escogió que el tipo de arquitectura del filtro fuese “full differential” esto con el fin de atenuar cualquier señal que entre en modo común (ayuda a mitigar el ruido generado por línea de señal), se quiere tener una atenuación de aproximadamente 80dB en la frecuencia de 200kHz se escogió un filtro de orden 12 en 6 etapas, esto genera 12 polos al sistema, se conoce que 1 polo genera 20dB de atenuación por década o 6 dB de atenuación por octava, lo cual si se ubican 12 polos se tendrá una atenuación en una octava (400kHz) de aproximadamente 70dB lo que proporciona la atenuación adecuada.

El tipo de filtro se usó Chebyshev ya que se podía tener atenuaciones grandes con ripple en la banda de rechazo, lo que no importaba siempre y cuando el ripple no excediera el piso de ruido deseado (80db), así mismo su implementación también es sencilla y la distorsión de fase no es menor a  $540^\circ$ .




Figura 24. Primera etapa del filtro 20kHz a 200kHz




Figura 25. Segunda etapa del filtro 20kHz a 200kHz

El diseño del filtro se realizó con una tolerancia de 5%, es decir, el simulador me generaba la respuesta del filtro incluyendo esa tolerancia en los componentes y como esta podría variar de acuerdo a la teorica (tolerancia 0%).

En la figura 30 se muestra la respuesta del filtro con la tolerancia al 5% de los componentes a usar.




Figura 26. Simulación de magnitud y fase del diagrama de bode para el filtro 20kHz a 200kHz




Figura 27. Diagrama de retardo de grupo en función de la frecuencia.

En la figura 30 se puede observar que el filtro cumple con las especificaciones propuestas, ya que tiene una atenuación de 80dB en 77kHz y en 544kHz, según la teoría de muestreo a estas señales no existirían alias, por lo cual cumple con las especificaciones.

Debido a la complejidad al momento de montarlo en un circuito impreso (complejidad por el tamaño que este tiene, 6 etapas), se decidió realizar el cálculo de otro filtro antialiasing que no tiene el rango dinámico correspondiente a 10 bits efectivos pero sirve para tener una visión general del funcionamiento.

El segundo filtro antialiasing se diseñó en la banda de 60kHz y 110kHz (ancho de banda de 50kHz), se escogió una sección del ancho de banda de las señales de ultrasonido para tener una mayor movilidad en la frecuencia de muestreo, es decir, según Nyquist se tiene que tener al menos 2 veces el ancho de banda para poder reconstruir la señal, se quiso dejar de 50kHz para que la frecuencia de muestreo fuese como mínimo 100kHz (caso ideal), sin embargo se realizará el muestreo a 2MSPS lo que generará una mayor resolución de la señal.

Por otra parte se realizó una configuración full differential para los amplificadores del filtro antialiasing con un ripple en la banda de paso de 1dB, una frecuencia central de 83kHz y una ganancia de 25dB, se quiso que el filtro tuviese ganancia para generar un “offset” al rango dinámico y que este estuviera en una referencia de 25dB por encima, lo cual si se mueve la referencia de 0dB (1V/V) se puede de manera indirecta generar un rango dinámico mayor.




Figura 28. Primera etapa del filtro 50kHz a 110kHz




Figura 29. Segunda etapa del filtro 50kHz a 110kHz




Figura 30. Simulación de magnitud y fase del diagrama de bode para el filtro 50kHz a 110kHz




Figura 31. Diagrama de retardo de grupo en función de la frecuencia.

En la figura 33 se puede observar que las frecuencias donde atenúa 80dB partiendo desde ganancia unitaria son 6,78kHz y 1MHz aproximadamente, es claro que en estas frecuencias existe aliasing, por tal motivo se realizó la amplificación, ahora, la mayor amplitud es generada en una amplificación de ganancia 27,2dB, por lo cual para que exista un rango dinámico de 10 bits efectivo se deberán contar 80dB de atenuación partiendo desde el punto de máxima amplitud (frecuencias de interés), por lo tanto se deberá encontrar que en que frecuencias existe una atenuación de 27dB-80dB=-53dB. Las frecuencias donde tienen 80dB menos partiendo del punto de máxima amplitud son 14,394kHz y 504,210kHz, es claro que para esas frecuencias no existirá aliasing y que la frecuencia de muestreo que se implementará será de 2MSPS por lo cual es ligeramente algo mayor de 3 veces la frecuencia de -80dB.

#### *Selección de componentes (amplificadores y componentes pasivos)*

Anteriormente se dio a conocer el orden del filtro, los componentes asociados para que tuviese una respuesta deseada. A continuación se expondrá los amplificadores que se usarán y el motivo principal del porque se escogieron.

Se quiere tener un amplificador por cada etapa que pueda ser modelado como ideal, es decir, que sus características de entrada, salida, respuestas en frecuencia, entre otras puedan llegar a ser despreciables comparado con los componentes que acompañan a cada etapa. El amplificador debe tener arquitectura de “full differential”, además debe ser de bajo consumo y el nivel de piso de ruido debe ser tal que me permita asegurar el rango dinámico, es decir, que los amplificadores no limiten rango dinámico.

El amplificador para las etapas de los filtros escogido es el THS4521, tiene arquitectura “full differential”, un ancho de banda de 145MHz, Slew rate de 490V/us, tiene una atenuación desde -112dB (depende del punto de operación) y el fabricante genera una lista de aplicaciones, en las que se encuentra funcionamiento con drivers de ADC tipo SAR, lo que garantiza que tal amplificador puede generar niveles de ruido bajos para la aplicación planteada.

Para realizar la última comprobación de lo calculado anteriormente se realizó la simulación del filtro antialiasing con un pre amplificador de prueba en el software TINA con el modelo PSPICE proporcionado por el fabricante (Texas instruments) como se muestra en las figuras 35 a la figura 37.




Figura 32. Circuito del pre amplificador implementado




Figura 33. Circuito del filtro implementado




Figura 34. Simulación de pre amplificador y filtro implementado






Figura 35. Verificación del ancho de banda del filtro implementado




Figura 36. Simulación de ruido

En la figura del ruido se puede observar que a la frecuencia de máxima amplitud del filtro antialiasing, este tiene un ruido aproximado de 83,93uV, el cual es el ruido total (incluyendo las 6 etapas). La simulación de la integral de ruido se realizó a una temperatura ambiente de 25°C (sin incluir el drift térmico), el simulador proporciona la simulación incluyendo las resistencias y sus respectivas tolerancias.

## CONVERSOR ANÁLOGO DIGITAL

El convertor análogo a digital es una parte del sistema que requiere atención y cuidado a la hora del diseño, ya que existen parámetros parásitos en un circuito impreso o simplemente en los componentes lo cual puede

generar errores en la conversión. Para el desarrollo del trabajo propuesto se usará el ADS8412, este convertor análogo a digital tiene una tasa de muestreo máxima de 2MSPS, 16 bits de resolución, entre otras características que lo hacen apropiado para esta aplicación que se discutirá más adelante.

Se escogió este componente debido a que cumple con resolución y rango dinámico en altas frecuencias ya que se opera frecuencias de hasta 2MHz con resolución de 16 bits, ideal para sistemas de adquisición de alta frecuencia y alta resolución, el cual funciona con un SAR capacitivo, entrada diferencial unipolar y referencia interna de voltaje, el diagrama en bloques del integrado es:




Figura 37<sup>18</sup>. Circuito funcional del convertor ADS8412

El ADS8412 es un convertor análogo digital por aproximaciones sucesivas (SAR), la arquitectura está basada en redistribución de carga que incluye la función de simple/hold de forma inherente.

La referencia del ADS8412 cumple la función de establecer el rango de la entrada en el convertor, que variara desde -0.2V hasta  $V_{ref} + 0.2V$ . la referencia puede ser interna o externa, en el caso de ser externa puede tener un rango desde 3.9V a 4.2V mientras que la referencia interna tiene un valor nominal de 4.096V lo cual es importante para calcular el rango de voltaje a la entrada y señal esperada.

<sup>18</sup> Referencia [7]




Figura 38<sup>19</sup>. Circuito para referencia interna del ADS8412

Teniendo esto en cuenta y lo mencionado anteriormente para el amplificador de entrada el esquemático completo diseñado es:




Figura 39. Circuito de entrada al ADS8412

### Control de señales

Para el control digital se necesita tener en cuenta el funcionamiento deseado y las señales de control del ADC, dichas señales son, CS la cual indica el inicio del periodo de adquisición, CONVST la cual finaliza

<sup>19</sup> Referencia [7]

el periodo de adquisición e inicia la conversión, RD la cual toma el dato disponible y lo ubica en el bus de salida DB [0:15] se realiza un diagrama de tiempo para ejemplificar el comportamiento con las señales internas adicionales CONVERT y SAMPLING, al igual que la señal de salida BUSY la cual indica que el sistema se encuentra ocupado realizando una conversión. El siguiente diagrama muestra la lógica que se va a utilizar:




Figura 40. Diagrama de tiempos calculado para el control del convertor. Figura realizada por el autor

En este diagrama de tiempo para mejorar la lectura y el tamaño se considera cada división de la cuadrícula como 50ns y se aproximan tiempos de 20ns o menos como 0 y tiempos de 30ns o mas como 50ns, las aproximaciones permiten mostrar el esquema general de la lógica sin mayor error. Adicionalmente se está realizando la gráfica para realizar el muestreo máximo teórico de 1MHz equivalente a un periodo de 1us ya que la frecuencia del reloj es la misma que CS no se grafica el reloj. Las frecuencias de muestreo reales van a ser entre 1MHz y 2MHz dependiendo del filtro utilizado y la zona de Nyquist que se va a utilizar, este efecto en el diagrama de tiempos se refleja en una mayor distancia entre los resultados dato0 y dato1 que son las salidas de cada conversión, siempre y cuando el tiempo bajo de las señales sea superior a 500ns que es el tiempo límite entre los cuales la adquisición, conversión y lectura de los datos funcionan correctamente según la lógica implementada.

En la lógica es necesario especificar que el tiempo mínimo de adquisición del ADC es de 100ns y que este puede ser manejado con la diferencia entre flancos de bajada de CS y CONVST, como se desea trabajar la conversión lo más rápido posible ya que debemos aproximarnos a la noción del impulso en tiempo de adquisición, es un requerimiento de diseño que el tiempo de adquisición, es decir retraso entre CS y CONVST sea lo más aproximado a 100ns garantizando que no sea inferior. Para este objetivo se diseñó un circuito RC con una constante de tiempo de 100ns el cual con ayuda de un Schmitt trigger da el retraso deseado. Teniendo en cuenta lo anterior se genera el siguiente circuito de retraso evidenciado en la figura 44.




Figura 41. Circuito de desfase de señales de control.

## PROTOCOLO DE PRUEBAS

En este capítulo se expondrá el protocolo de pruebas para el filtro antialiasing, pre amplificador, conversor análogo digital y los datos después de conversión.

### FILTRO ANTIALIASING Y ETAPA DE AMPLIFICACIÓN

Para realizar las pruebas al filtro antialiasing se usaron los siguientes instrumentos de medición: Fuente de voltaje KEYSIGHT U8031A ajustada a una fuente simple con 5V y una corriente de protección de 1A (cuestiones de seguridad), un osciloscopio AGILENT DS0-X-2024<sup>a</sup> (200MHz – 2GSa/s), generador de funciones arbitrarias AGILENT 33521A (1CH, 250MSa/s), un módulo de adquisición de datos de NATIONAL INSTRUMENTS NI-6366 (2MSPS) y un computador portátil con el software SIGNAL EXPRESS.

#### *Medición con osciloscopio*

Para analizar de manera rápida la respuesta del filtro se realizó la conexión de la salida del filtro al osciloscopio y se conectó la salida del generador de funciones arbitrarias a la entrada del circuito bajo prueba por medio de un cable BNC BNC, ajustando la amplitud a 1.460Vpp y una frecuencia que estaba variando en ordenes de 50kHz a 90kHz, exactamente 74 kHz para determinar la máxima amplitud que este podía generar.

En esta medida se deberá apreciar la respuesta en frecuencia del filtro, donde el ancho de banda estará desde 60kHz hasta 110kHz (frecuencias de corte respectivas)

#### *Medición con DAQ NI 6366*

Para comprobar la medición de bits efectivos se usa el modulo NI 6366 el cual proporciona análisis de señales analógicas realizando un análisis de FFT, SINAD, THD y demás variables que ayudan a determinar los bits efectivos y el rango dinámico que tiene el circuito. Para esa medición se debe conectar la salida del filtro antialiasing a la entrada diferencial del módulo NI 6366, cabe resalta que este módulo tiene sus entradas en modo diferencial, por lo que no se necesita hacer ninguna conexión de acople, sólo conectar salida con entrada.

El software que se deberá ejecutar es un archivo nuevo en Signal Express, en donde se empiecen a crear señal (si así se quiere) o de una vez adquirir las señales. Para este caso no se crearán señales desde el módulo, se usará un generador de funciones arbitrarias Agilent 33521A como generador de señales sinusoidales a una amplitud de 1.460Vpp para poder observar la máxima amplitud posible en el filtro y a partir de ese punto tomar datos de ruido, distorsión armónica, entre otras variables.

A continuación se muestran algunas configuraciones por software para realizar una buena medición con la máxima resolución posible.




Figura 42. Configuración del software NI6366

Con una buena configuración de “read” es posible ver la FFT, los valores de THD, SINAD, entre otras cantidades que definen que tan inmune a ruido es el circuito.

## CONVERSOR ANÁLOGO DIGITAL

### *Señales de control del conversor análogo a digital*

La verificación del control del conversor análogo a digital es sencillo de medir, ya que el control funciona asíncrono y es secuencial, por lo tanto se deberá verificar por medio del osciloscopio con puntas X10 calibradas que las señales tengan los tiempos de retardo estipulados y los tiempos necesarios para que exista la conversión.

Para realizar dicha medición se necesita un osciloscopio Agilent DSO-X-20247A y un generador de funciones BK PRECISION 4040A el cual simulará el reloj del sistema.

Al conectar el circuito a fuente de 5V y posteriormente al generador de señal cuadrada (señal cuadrada 2.5V con offset de 2.5, con el fin de que quede la señal cuadrada entre 0 y fuente) se puede observar por medio de los dos canales del osciloscopio una señal, en este caso CS y con el otro canal se puede observar CNVST. Hay que recordar que estas dos señales son activas en bajo, por lo tanto cuando tienen un borde de bajada el conversor análogo digital detecta tal momento, el desfase entre estas señales debe ser como mínimo 100ns, esto con el fin de mantener el periodo de adquisición constante (según la hoja de datos el tiempo de adquisición es 100ns en el mejor de los casos, cuando se quiere trabajar a frecuencias de 2MHz).

Se puede observar la señal de RD (salida del convertor análogo a digital), esta señal debe estar en alto cuando el convertor esté realizando una conversión, ese tiempo debe ser aproximadamente 400ns según la hoja de datos, estos tiempos tienen lógica ya que si el tiempo de adquisición es 100ns y el tiempo de conversión es 400ns el sistema se demora en convertir un dato aproximadamente 500ns, lo que idealmente sería estar muestreando a una tasa de 2MHz.

### *Verificación de datos convertidos*

Una vez se haya verificado el correcto funcionamiento de las señales de control del ADC, se puede empezar a verificar los datos que convierte con distintas técnicas. La primera, como se menciona en la referencia número 7 capítulo 2, trata sobre realizar el histograma de los datos y verificar que tenga la distribución adecuada dependiendo la entrada, bien sea en ruido y/o amplitud de señal.

A continuación se muestra un diagrama de bloques equivalente para generar la prueba de correlación de datos.




Figura 43<sup>20</sup>. Diagrama en bloques para la medición de los datos convertidos.

## ANÁLISIS DE RESULTADOS

En este capítulo se expondrán los resultados obtenidos de las pruebas descritas en el protocolo de pruebas y un argumento del porque el resultado que se encontró

### FILTRO ANTIALIASING Y ETAPA DE AMPLIFICACIÓN

A continuación se medirán las especificaciones del filtro en cuanto a respuesta en frecuencia, bits efectivos, THD, SINAD, entre otras variables importantes que reflejarán las buenas especificaciones del filtro antialiasing, teniendo en cuenta que se realizará un proceso de muestreo y este filtro no debe tener aliasing.

#### *Medición con osciloscopio*

Se realizó una tabla de amplitud y fase en función de la frecuencia en donde se observa el diagrama de bode del filtro. (La tabla se encuentra adjunta en la sección de anexos).

<sup>20</sup> Referencia [7]




Figura 44. Magnitud de la respuesta del filtro




Figura 45. Fase del filtro en función del tiempo

En las figuras 47 y 48 se observa la respuesta del filtro en función de la frecuencia, se puede observar que coincide con la gráfica teórica simulada en el software FilterPro. Se realizó un código de correlación de datos que indicaba que tan distantes están los datos teóricos de los datos simulados y se llegó al resultado de 92% de error, este porcentaje representa que tan cercanos son los datos teóricos de los simulados. Los problemas de aliasing se verificarán en la siguiente prueba.

Se puede notar que la magnitud del filtro antialiasing en la banda de rechazo tiene un riple asociado a que el filtro es un filtro Chebyshev de tipo II, recordar que este tipo de filtro tiene riple en la banda de rechazo.

#### Medición con DAQ NI 6366

En la figura 49 se muestran las pruebas realizadas al filtro antialiasing y la etapa de amplificación con el módulo de adquisición National Instruments NI6366.






Figura 46. Densidad de espectro de potencia

En la figura 49 se puede observar que el circuito (parte analógica) tiene un SINAD de 53dB lo que indica que tiene 8.51 bits efectivos. Los bits efectivos pueden ser bajos debido al montaje, desacople, incluso ruido de cables. En la figura 51 se tiene el histograma en zoom de la señal, se puede observar que tiene una distribución de varias muestras en cero de alrededor de 150 unidades (bins) entre un valor de -1V y 1V.




Figura 47. Histograma de la señal de salida del filtro.




Figura 48. Zoom del histograma para la señal de salida del filtro.

Debido a que el circuito no generó los bits efectivos se implementó un filtro digital, esto debido a que el circuito implementado es de cuarto orden, lo cual la atenuación no es suficiente para garantizar los 10 bits efectivos.




Figura 49. Densidad espectro de potencia con filtro digital

Otra razón importante es la resolución del generador de funciones, debido a que se está entrando con amplitud baja los bits efectivos del generador no son lineales ni tampoco constantes, por lo cual se realizó una prueba de este generador usando el módulo NI6366 de National Instruments como se muestra a continuación.




Figura 50. ENOB generador de funciones.

De la figura 53 se puede observar que el ENOB (número efectivo de bits) del generador no es lineal, debido a que tiene una decadencia que influye en la amplitud y en la frecuencia, motivo por el cual no se puede asegurar el rango dinámico. Los títulos denominados como “SeriesX” corresponde a datos tomados con diferente nivel de voltaje, para este caso no importaba el voltaje sobre el cual se estuviera realizando la medición, se quería establecer un máximo número de bits efectivos que generará dicho instrumento.

## CONVERSION ANÁLOGO DIGITAL

### *Señales de control del conversor análogo a digital*

Como base se realizaron medidas de las señales de control para probar la parte digital, recordemos el diagrama de tiempo diseñado:




Figura 51. Diagrama de tiempos calculado

Sin embargo este diagrama de tiempo fue pensado con una frecuencia de muestreo de 2MHz. Se realizaron pruebas de señales de control para el convertor análogo digital (ADC). En esos casos se debe asegurar los tiempos mínimos de retardo para las señales de control que establecen el periodo de adquisición de señales y tiempos de conversión en general.

A continuación se mostrará las distintas señales de control para el convertor análogo digital ADC8412, el reloj es una señal cuadrada de la frecuencia de 2MHz, un voltaje de 5Vpp con un ciclo útil de 50% usando un generador de funciones BKPRECISION.

Comportamiento con 1MHz:




Figura 52. CLK vs CS'




Figura 53. CLK vs Delay




Figura 54. Delay vs CONVST'




Figura 55. CS' vs CONVST'

Analizando estas señales encontramos en primera medida que la relación esperada entre CS' y CONVST' se está cumpliendo en los márgenes de diseño un retraso entre sus bordes de bajada de mínimo 100ns y se

obtuvo 114ns al igual que la señal de respuesta del ADC Busy tiene la duración y el comportamiento esperado de acuerdo a la documentación del dispositivo.




Figura 56. CONVST' vs Busy




Figura 57. CS' vs Busy

Donde  $RD' = CS'$  en este caso podemos apreciar como las señales se aproximan a los tiempos críticos, el retardo de 100ns entre CS' y CONVST' es apreciable al igual que la señal de busy se puede apreciar que dura más de medio ciclo en alto.

## CONCLUSIONES Y RECOMENDACIONES

1. Se comprobó que el filtro antialiasing debe tener componentes de precisión para que la frecuencia y los parámetros simulados sean los reales, esta conclusión fue encontrada debido a que se implementó un filtro con componentes de tolerancia más alta.
2. Se lograron frecuencias de muestreo de 2MSPS, esto corresponde a la precisión del “delay” dado el  $\tau$  del condensador y la resistencia en la sección CONVERTOR ANÁLOGO DIGITAL.
3. Tras realizar varias pruebas en memorias RAM, se encontró que la capacidad de almacenamiento para este tipo de señales de ultrasonido era pequeña, sin embargo se plantea la opción de adquirir los datos por medio de un microcontrolador para obtener una secuencia de los mismos y poder analizarlos en un computador por alguna transmisión serial.
4. Se recomienda establecer las dimensiones correctas del circuito impreso con el fin de diseñar e implementar bien la tarjeta en hardware.
5. Se recomienda leer e indagar notas de aplicación para generar criterios de diseño y argumentar mas los fundamentos de diseño.

## BIBLIOGRAFÍA

- [1] Enciclopedia libre. (3 de enero del 2016). Filtro de Chebyshev. 14 de junio del 2016, de Wikipedia Sitio web: [https://es.wikipedia.org/wiki/Filtro\\_de\\_Chebyshev](https://es.wikipedia.org/wiki/Filtro_de_Chebyshev)
- [2] SchoolServer. (Septiembre 12 del 2015). Conversión analógica-digital. Junio 14 del 2016, de SchoolServer Sitio web: [http://schoolserver.xsce.org:3000/wikipedia\\_es\\_all\\_2015-10/A/Digitalizar.html](http://schoolserver.xsce.org:3000/wikipedia_es_all_2015-10/A/Digitalizar.html)
- [3] Wikipedia. (Mayo 8 del 2016). Nivel de presión sonora. Junio 14 del 2016, de Wikipedia Sitio web: [https://es.wikipedia.org/wiki/Nivel\\_de\\_presi%C3%B3n\\_sonora](https://es.wikipedia.org/wiki/Nivel_de_presi%C3%B3n_sonora)
- [4] Federico Miyara. NIVELES SONOROS. Junio 14 del 2016, de FCEIA Sitio web: <http://www.fceia.unr.edu.ar/acustica/biblio/niveles.htm>
- [5] UNAD. Nivel de presión sonora. Junio 14 del 2016, de UNAD Sitio web: [http://datateca.unad.edu.co/contenidos/208042/Contenido\\_en\\_linea/leccin\\_14\\_\\_nivel\\_de\\_presin\\_sonora\\_nps\\_o\\_spl.html](http://datateca.unad.edu.co/contenidos/208042/Contenido_en_linea/leccin_14__nivel_de_presin_sonora_nps_o_spl.html)
- [6] FRIES, Bruce y FRIES, Marty. Audio digital práctico. Ed. Anaya Multimedia. 2005. ISBN 84-415-1892-0
- [7] Analog devices. Fundamentals of sampled data systems. En analog-digital conversion (2.1 - 2.118). Estados unidos: Analog devices.



## ANEXOS

Tabla de datos de filtro

Frecuencia (kHz)	Magnitud (Vin=500mVpp)	Fase (1->2)
10	0	
40	0,059	105
42	0,065	100
44	0,076	100
46	0,092	76
48	0,113	85
50	0,146	83
52	0,19	90
54	0,241	105
56	0,314	115
58	0,414	127
60	0,597	143
62	0,704	158
64	0,93	179
68	1,26	-136
70	1,34	-114
72	1,37	-95
74	1,37	-75
76	1,35	-61
78	1,33	-46
80	1,31	-33
82	1,29	-21
84	1,29	-9
86	1,28	3
88	1,28	13
90	1,28	25
92	1,28	37
94	1,26	46
96	1,26	57
98	1,27	68
100	1,28	80
102	1,25	92
104	1,23	103
106	1,21	117
108	1,2	128
110	1,15	144
112	1,1	154
114	0,99	168
116	0,92	181
118	0,82	193
120	0,703	201
122	0,63	210
124	0,553	219
126	0,49	229
128	0,427	235
130	0,376	240
132	0,326	250
134	0,287	260
136	0,259	260
138	0,232	-97
140	0,209	-92
142	0,182	270
146	0,155	280
148	0,143	290
150	0,132	290
152	0,123	290
154	0,114	290
156	0,104	-63
158	0,096	-47
160	0,093	-53
162	0,089	-41
164	0,082	-51
166	0,077	-42
168	0,076	-47

170	0,074	-43
172	0,069	320
174	0,069	-40
176	0,066	-35
178	0,062	-20
180	0,06	40
182	0,058	-40
184	0,055	-9
186	0,057	20
188	0,051	-40
190	0,048	-9
192	0,047	20
194	0,043	23
196	0,043	0
198	0,04	-98
200	0,039	-9
202	0,037	-5
204	0,035	20
206	0,034	34
208	0,032	-12
210	0,031	0

Datos encontrados para pruebas de bits efectivos (ENOB) del generador de ondas arbitrarias.

		Amplitud (V pico) [ V ]			
		10	9	8	7
FRECUENCIA [ KHz ]	15	80,6	81,12	81,11	80,42
	20	80,15	80,95	81,04	80,34
	25	79,72	80,61	80,83	80,23
	30	79,24	80,12	80,46	80,01
	35	78,56	79,73	80,14	79,93
	40	77,38	78,88	79,34	79,37
	45	76,62	78,49	78,65	79,28
	50	75,19	77,48	77,56	78,7
	55	73,73	76,31	76,16	77,78
	60	72,5	75,15	74,97	77,2
	65	71,52	73,91	73,73	76,19
	70	70,8	72,73	73,02	75,49
	75	70,24	71,78	72,22	74,68
	80	69,81	70,88	71,84	73,95
	85	69,41	70,09	71,21	73,14
	90	69,21	69,73	70,74	72,43
	95	69,07	69,45	70,35	72,15
	100	68,99	69,19	69,86	71,39
	105	68,59	69,05	69,61	71,11
	110	68,26	68,75	69,34	70,66
	115	68,01	68,53	69	70,18
120	67,76	68,24	68,79	69,78	
125	67,54	67,92	68,43	69,72	
130	67,26	67,69	68,47	69,22	
135	67,01	67,64	68,25	68,97	
140	66,88	67,44	68,2	68,72	
145	66,65	67,26	68,05	68,52	
150	66,61	67,1	68,01	68,34	
155	66,43	66,94	67,99	68,14	
160	66,37	66,8	67,95	68,11	
165	66,38	66,73	67,93	67,89	
170	66,33	66,65	67,69	67,86	
175	66,3	66,46	67,82	67,92	
180	66,25	66,55	67,92	67,87	
185	66,13	66,51	67,83	67,17	
190	66,28	66,51	67,97	67,83	
195	66,22	66,36	68,09	67,79	
200	66,06	66,46	68,17	67,76	
205	66,44	66,56	68,23	67,65	
210	66,39	66,54	68,23	68,01	

# CIRCUITO IMPRESO

